**2° COMPITINO Architettura Degli Elaboratori**

**1:**

Quanti accessi avvengono in memoria quando la CPU preleva ed esegue un’istruzione con 3 operandi, di cui:

* Uno a indirizzamento registro
* Uno a indirizzamento diretto
* Uno a indirizzamento con spiazzamento

Risposta: 3

**2:**

Quale tra i seguenti numeri corrisponde al numero 00111101111101001010000000000000 rappresentato nel formato IEEE 754?

Risposta: Nessuna delle precedenti

**3:**

Data la seguente sequenza di istruzioni:

ADDI $2, $1, 0

SW $1, 52($2)

LW $3, 52($2)

BEQ $1, $3, 43

Determinare se il salto sarà:

* Sempre preso
* Mai preso
* Dipende dal contenuto di memoria e registri

E quale tra le seguenti sequenze di istruzioni è equivalente a quella data?

Risposta: Sempre preso

Risposta: ADDI $2, $1, 0

LW $3, 52($2)

SW $1, 52($2)

BEQ $1, $3, 43

**4:** Descrivere in dettaglio lo schema adottato per moltiplicare due numeri interi in codifica IEEE 754

**5:** Descrivere i tipi di operazioni fornite da un set di istruzioni

**6:** Nel contesto di una pipeline, descrivere le differenze tra le tecniche di predizione statica e dinamica

**7:** Nel contesto della pipeline MIPS, descrivere come la CPU identifica le dipendenze tra le istruzioni

**8:**

Sia data la seguente sequenza di istruzioni per una pipeline MIPS con data forwarding e scrittura nella prima metà di ciclo, lettura nella seconda metà di ciclo:

|  |  |
| --- | --- |
| ADD | $4, $1, $3 |
| SUB | $1, $1, $4 |
| LW | $3, 34($4) |
| ADDI | $2, $1, 11 |
| SW | $3, 39($1) |
| BEQ | $2, $3, $4 |
| ADD | $4, $2, $3 |

Mostrare come evolve la pipeline e motivare gli stalli/forwarding effettuati.